IBM представила первую в отрасли технологию производства кремниевых чипов субнанометрового класса с нормами 0,7 нм, или 7 ангстрем. Технология стала развитием идеи нанопроводных каналов, полностью окружённых затворами (GAA, Gate-All-Around). Практическая реализация техпроцесса должна состояться не позднее 2031 года, обещая принести с собой значительное сокращение энергопотребления чипов при росте производительности.
72 полёта над Марсом: как Ingenuity пережил зиму, сбои и собственную миссию
Обзор Intel Core Ultra 5 250K Plus, или Как Arrow Lake превратился в «топ за свои деньги»
Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей
Ryzen и DDR5-6000 на чипах Samsung — G.Skill даёт добро
Обзор Intel Core Ultra 7 270K Plus — лучший Arrow Lake за полцены
Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем
В настоящий момент IBM вместе с японской компанией Rapidus находится на этапе внедрения массового производства 2-нм чипов с нанопроводными транзисторными GAA-каналами. Технология родилась около 15 лет назад в содружестве с компанией Samsung, пути с которой у IBM позже разошлись. Несмотря на переход от FinFET к GAA, массивы транзисторов на кристалле продолжают оставаться, по сути, планарными. «Настоящее 3D» всё ещё впереди, когда транзисторы будут размещаться друг над другом в два, а то и более слоёв. Работы в этом направлении ведутся со всё возрастающей интенсивностью, и компания IBM также участвует в этой игре.
Как стало известно, следующим шагом IBM после «наностраничной» транзисторной архитектуры станет «наностековая» архитектура (NanoStack). Вместо дальнейшего «плоского» ужатия транзисторов на поверхности пластины IBM предлагает вертикально и со смещением укладывать транзисторы друг относительно друга наподобие технологии CFET, предложенной бельгийским исследовательским центром IMEC. За неимением иллюстрации от IBM для наглядности поместим иллюстрацию IMEC, как это может выглядеть.
По мнению IBM, у наностраничных транзисторов лучше контроль канала и меньше утечки, но для дальнейшего роста плотности масштабирование следует перенести в «третье измерение». Это обеспечит развязку с помощью сверхтонких диэлектриков, возможность раздельного проектирования верхнего и нижнего каналов и электрические характеристики, сопоставимые с характеристиками наностраничных транзисторов или превосходящие их. Тем самым на кристалле размером примерно с ноготь, как на заглавной иллюстрации, IBM обещает разместить почти 100 млрд транзисторов, что примерно вдвое плотнее её 2-нм технологии Gate-All-Around, представленной в 2021 году.
По расчётам IBM, новый техпроцесс может дать до 50 % прироста производительности либо до 70 % повышения энергоэффективности по сравнению с 2-нм техпроцессом. Отдельно подчёркивается возможность на 40 % улучшить масштабирование SRAM, что важно для ИИ-ускорителей: чем больше быстрой памяти можно держать рядом с вычислительными блоками, тем меньше энергии тратится на перемещение данных между процессором и внешней памятью. Именно энергопотребление и охлаждение становятся главным ограничителем роста дата-центров для искусственного интеллекта, с чем компания обещает, так или иначе, справиться.
Добавить комментарий